24小時(shí)聯(lián)系電話:18217114652、13661815404
中文
電子資訊
集成電路設(shè)計(jì)ESD保護(hù)
根據(jù)ESD協(xié)會(huì)的統(tǒng)計(jì)，“由于未知原因”損壞的所有電子產(chǎn)品中有25％歸因于ESD。這些損失估計(jì)使電子行業(yè)每年損失300億人民幣。因此集成電路設(shè)計(jì)中必須要考慮到ESD保護(hù)。
什么是ESD？是什么導(dǎo)致現(xiàn)象？
ESD是靜止時(shí)釋放的電荷（靜電）。這主要是由停留在特定表面或環(huán)境空氣中的電子失衡造成的。由電子的缺乏或過剩引起的電子不平衡會(huì)導(dǎo)致電場，該電場能夠遠(yuǎn)距離影響其他物體。
ESD也指的是當(dāng)兩個(gè)帶相反電荷的物體相互接觸時(shí)發(fā)生的情況。如果這兩個(gè)物體距離足夠近，則會(huì)釋放電壓，產(chǎn)生電壓尖峰，并產(chǎn)生電磁場。
ESD保護(hù)的重要性
ESD故障是集成電路（IC）和其他電子系統(tǒng)具挑戰(zhàn)性的可靠性問題之一。實(shí)際上，行業(yè)統(tǒng)計(jì)數(shù)據(jù)表明，超過30％的IC故障是由ESD或電過載（EOS）事件引起的，每年給行業(yè)造成上百億的損失。
但是，知道存在問題和實(shí)現(xiàn)問題的解決方案并不是相互排斥的。此外，當(dāng)前的解決方案不是萬金油的解決方案。盡管這些EMI（電磁干擾）確實(shí)可能給電子系統(tǒng)帶來同等程度的危險(xiǎn)，但他們產(chǎn)生的原因不一。
眾所周知，所有IC和其他電子產(chǎn)品都需要ESD保護(hù)。但是，并非每種預(yù)防措施對于遇到的每種ESD模型都同樣有效。在接下來的幾段中，我將進(jìn)一步闡述它們所構(gòu)成的不同模型和保護(hù)問題。正如我之前所避免的那樣，這也將進(jìn)一步說明，不保證一種尺寸適合所有方法。
ESD應(yīng)力模型的類型
ESD可能在各種情況下發(fā)生。為了更好地解決這些問題，這些ESD應(yīng)力模型已分為三種特定類型或模型。ESD應(yīng)力模型的三種類型是人體模型（HBM），機(jī)器模型（MM）和帶電設(shè)備模型（CDM）（CDM）。
這三個(gè)基本模型在行業(yè)中用于測量IC的ESD保護(hù)水平，并評估ESD應(yīng)力在不同情況下的影響。
人體模型
顧名思義，HBM表示由ESD現(xiàn)象引起的ESD應(yīng)力，該現(xiàn)象在帶靜電的人體接觸芯片并形成放電路徑時(shí)發(fā)生。
機(jī)器模型
這種現(xiàn)象是由帶電的帶電荷的機(jī)器或工具與芯片接觸并在生產(chǎn)線上形成向地面的放電路徑時(shí)發(fā)生的現(xiàn)象引起的。
帶電設(shè)備模型
生產(chǎn)或運(yùn)輸過程中對IC（集成芯片）進(jìn)行充電的場景。此外，在IC與任何導(dǎo)體或地面接觸之后，電荷在IC內(nèi)部和外部之間發(fā)生轉(zhuǎn)移。
CMOS技術(shù)在集成電路設(shè)計(jì)中的應(yīng)用
CMOS技術(shù)中的集成電路需要靜電放電（ESD）保護(hù)設(shè)計(jì)。CMOS技術(shù)中的ESD保護(hù)器件的選擇包括二極管，MOSFET和可控硅整流器（SCR）。
但是，這些ESD保護(hù)設(shè)備具有一些不良的副作用。簡而言之，由于寄生電容，它們會(huì)在高頻輸入/輸出（I / O）焊盤上引起信號(hào)損耗。因此，為了使這些ESD保護(hù)電路對高頻性能的影響最小，必須仔細(xì)設(shè)計(jì)I / O焊盤上的ESD保護(hù)電路。
一旦能夠減小寄生電容，就可以輕松地將ESD保護(hù)電路與高頻電路組合或共同設(shè)計(jì)。隨著高頻電路工作頻率的增加，針對高頻應(yīng)用的片上ESD保護(hù)設(shè)計(jì)將持續(xù)成為重要的設(shè)計(jì)因素。
CDM集成電路設(shè)計(jì)ESD保護(hù)
近年來，隨著自動(dòng)機(jī)械和設(shè)備在生產(chǎn)線上的普遍使用，CDM已被證明是所有ESD應(yīng)力模型中具破壞性的放電機(jī)制。就ESD保護(hù)設(shè)計(jì)而言，CDM已逐漸成為最重要的問題。
CDM的最重要特征之一是低阻抗放電路徑，這導(dǎo)致了極快的電荷轉(zhuǎn)移。這個(gè)特殊的屬性使CDM在CMOS技術(shù)的ESD保護(hù)設(shè)計(jì)中成為關(guān)注點(diǎn)。這就是為什么在CDM放電期間，上升時(shí)間非常短（通常為0.25-0.75ns）的原因，這需要較短的CDM ESD保護(hù)設(shè)計(jì)觸發(fā)時(shí)間。
另外，隨著芯片集成技術(shù)的改進(jìn)和新封裝技術(shù)的發(fā)展，芯片的等效寄生電容增加。因此，導(dǎo)致芯片所攜帶的電荷量增加，并且這需要CDM ESD保護(hù)設(shè)計(jì)的保護(hù)能力得到提高。
總之，不能夸大CMOS技術(shù)中IC的ESD保護(hù)設(shè)計(jì)的重要性。隨著IC在應(yīng)用和功能方面的不斷發(fā)展和功能不斷增強(qiáng)，很明顯，集成電路設(shè)計(jì)ESD保護(hù)也必須發(fā)展。